|
Roadmap zur Entwicklung eines 1,04 GHz - 4 (x v4) - Segment Delaylinedetektors mit einer Zeitauflösung von unter 50 ps
Surface Concept entwickelt in 3 Stufen einen schnellen Delaylinedetektor, der eine Ereigniszählrate von bis zu 1,04 GHz verarbeiten wird. Das Prinzip des heutigen Detektors bleibt dabei erhalten, Orte werden durch Zeitdifferenzmessungen ermittelt, während jedem Ereignis eine absolute Zeitmessung bezüglich einer externen Signalreferenz zugeordnet werden kann. Die Präzision der Zeitreferenzmessungen wird dabei <= 50 ps betragen, während die Differenzzeiten zur Ortsbestimmung mit einer Genauigkeit von 25 ps erfolgt. In zwei Zwischenstufen wird zunächst eine miniaturisierte und photolithographisch produzierte 2D Delaylineanode mit Verarbeitungsraten von etwa 15 MHz bei <=80 ps Absolutzeitauflösung im ersten Schritt und 260 MHz im zweiten Schritt entwickelt. Die in Phase 2 entwickelte Lösung wird in der dritten Phase technologisch stabilisiert, die Zeitauflösung verbessert und 4 fach zu einem Gesamtdetektor aus vier detektor- und auslesungsseitig unabhängig voneinander arbeitenden 2D Delaylinesegmenten zusammengesetzt. Durch diese Kaskadierung können bis zu 1,04 GHz an Detektorereignissen nach Ort und Zeit sortiert und nach Zwischenspeicherung von einem Standard-PC weiterverarbeitet werden. Größere Kaskadierungen sind ohne weiteres möglich.
Alle Entwicklungsstufen werden so ausgelegt, das die Surface-Concept-Multimodesegmentierung für den Einsatz in Elektronenspektrometern optional für jeden Detektor erhältlich sein wird.
Phase 1: 15 MHz : Ein unsegmentierter zweidimensionaler Delaylinedetektor mit Loopabständen von 0,2 mm und einer Looptransferzeit von etwa 400 ps ermöglicht 1000 x 1000 Pixel Ortsauflösung auf einer aktiven Fläche von 20 mm x 20 mm. Die Zeitkoordinate wird mit konstanten 12 bit aufgelöst (4096 Kanäle mit je 80 ps Zeitauflösung). Die max. Laufzeit auf jeder Delayline beträgt hierbei etwa 40 ns. Die Ausleseelektronik wird durch 5 analoge Zeitmessmodule mit nachfolgenden 65 MHz ADC´s an einen FPGA gekoppelt und wie bei der ab Anfang 2004 verfügbaren Lösung über USB2.0 an einen PC gekoppelt. Von den 5 Messkanälen benötigt die Ortsbestimmung allein vier, der 5. wird zur Zeitreferenzmessung verwendet. Es werden alle 5 Messungen für die Berechnung der Parameter eines zu zählenden Ereignisses benötigt, daher ist die Zählrate ausleseseitig in diesem Design auf 65 MHz begrenzt, die max. Laufzeit der Pulse auf der Delayline begrenzt die Ereigniszählrate jedoch auf deutlich unter 25 Mhz. Die USB2.0 Schnittstelle (480 Mbit/s) reicht daher zum direkten Datentransfer noch aus, die damit transferierbare Zählrate liegt bei 15 MHz, da mit jeder Einzelmessung 4 Byte transferiert werden müssen . Phase 2: 260 MHz : Der photolithographisch produzierte Detektor aus Phase 1 wird auf Looptransferzeiten von 205 ps umdimensioniert und in jeder Dimension doppelt ausgelesen so dass eine virtuelle 4 fach Segmentierung entsteht. Dafür stehen 17 analoge Zeitmesskanäle mit 65 MHz ADC´s zur Verfügung (4 x 4 für Ort, 1 x für Zeit). Zeitlich gestaffelt werden je 4 der Ortsmesskanäle mit auf die 4 Quadranten des Detektors bezogenen, aus dem entsprechenden virtuellen Segment stammenden Pulsen versorgt. Diese Verteilung wird von einer ultraschnellen Logik gesteuert, die Surface Concept bereits heute entwickelt. Die kleinere Looptransferzeit führt zu etwa 20 ns max. Pulslaufzeit von denen je 10 ns auf die virtuellen Segmente entfallen die damit jeweils mit vollen 65 MHz ausgelesen werden können. Daher ermöglicht dieses Konzept Gesamtzählraten bis 260 MHz bei einer Ortsauflösung von 512 Pixel x 512 Pixel auf einer aktiven Fläche von 20 mm x 20 mm. Die nun 17 kanalige Ausleseelektronik wird wieder an einen FPGA gekoppelt, jedoch werden die Ergebnisse nicht direkt zum PC transferiert. Der FPGA sortiert alle Ergebnisse in einen integrierten 256 MByte großen Histogrammspeicher, der eine 3D Organisation x,y,t hat mit z.B. 9 bit x 9 bit x 9 bit und einer Datenbusbreite von 16 bit (2 byte Dynamik). Die Zahl der Zeitkanäle kann durch Umorganisation des Speichers auf Kosten der Ortsauflösung erhöht werden. Die USB2.0 Schnittstelle wird benutzt, um regelmäßige Blocktransfers aus dem Histogrammspeicher vorzunehmen. 
Phase 3: 1.04 GHz : Die Multikanalschaltung aus Phase 2 wird in einem kundenspezifischen Design (ASIC) kompaktifiziert, vor allem damit weitere Kaskadierungen möglich werden. Gleichzeitig soll die Zeitauflösung der Schaltung auf etwa 25 ps sinken.
In dieser Phase sollen die Pulsbreiten und deren verschiedene Durchlaufzeitdispersionen durch MCP´s und Elektronik an die nötigen 25 ps Zeitauflösung angepasst werden. MCP´s mit 350 ps Pulsbreiten und 2 µm Kanaldurchmesser.
(www.burle.com) kommen zum Einsatz, die analogen Verstärker werden durch Module mit Bandbreiten im GHz-Bereich ersetzt. Das Detektordesign muss an die nötigen kurzen Pulszeiten angepasst werden und bezüglich Loopdispersion und Drahtabstand sowie dessen Länge so verändert werden, dass Pulse mit etwa 2 ns FWHM ausgekoppelt werden können ohne daß das interpolierende Funktionsprinzip des Deleylinedetektors aufgegeben wird. Ein vierfach segmentierter zweidimensionaler Delaylinedetektor wird als Dünnschichtschaltung realisiert. Die aktive Fläche aller vier Segmente zusammen kann skaliert werden und beträgt max. 40 mm x 40 mm. Kleinstmögliche Gesamtflächen werden im Bereich von 10 mm x 10 mm erwartet, was einer Ortsauflösung von etwa 10 µm entspricht. Die Gesamtpixelzahl der viersegmentigen Lösung beträgt 1024 x 1024. Weitere Kaskadierung von Segmenten ist möglich. Looptransferzeit und Loopabstand werden so angepasst, daß je nach Fläche pro Segment 512 x 512 Pixel Ortsauflösung bei 25 ps Zeitauflösung der Ortsmesskanäle eingestellt werden. Die 260 MHz Ausleseelektronik wird komplett vierfach ausgelegt (gesamt 1,04 GHz), ein weiterer Prozessor steuert die Übertragung der Daten aus den 4 Histogrammspeichern über eine noch festzulegende Schnittstelle.
Betrachtungen zur Datenerfassung:
Die Meßergebnisse der vier 260 MHz Segmente werden von 4 Prozessoren in dreidimensional (x,y,t) organisierten Histogrammspeichern zwischengespeichert. Sinnvollerweise sollten dort die bis zu 1,04 Milliarden Ereignisse pro Sekunde nach Orten mit einer Auflösung von bis zu zweimal 10 bit (2 x 8 bit pro Segment) und Zeiten mit einer Auflösung von bis zu 16 bit (65536 Zeitkanäle) bei einer Zählerdynamik der Einzelkanäle (Datenbusbreite) von 32 bit (4 Byte) zugeordnet und aufsummiert werden. Da somit die Ausnutzung der vollen Auflösung aller Koordinaten einen Speicher von 16 GByte bzw. 4 x 4 GByte erfordern würde, sollte eher eine flexibel programmierbare Speicherorganisation realisiert werden. Gegenwärtig erscheint es realistisch, mit 256 MByte Histogrammspeicher pro Segment zu planen und die Speicherinhalte periodisch mit einem weiteren Prozessor abzuholen um sie auf einer großen Festplatte abzulegen. Die Speicheraufteilung in jedem Segment wird voraussichtlich die x,y,t Organisationen von
(8 bit x 8 bit x 10 bit), (7 bit x 7 bit x 12 bit), (6 bit x 6 bit x 14 bit) oder (5 bit x 5 bit x 16 bit) mit jeweils 4 Byte Tiefe annehmen können und zusätzlich ein frei wählbares Binning der Zeitkoordinate ermöglichen. Die Organisation mit maximaler Ortsauflösung hat damit im Gesamteinzelbild 1024 x 1024 Pixel und ermöglicht durch die 4 Byte Dynamik sehr lange Messzeiten auf den Histogrammspeicher bei der Grenzzählrate von 1 GHz.
|
